

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-007333

(43)Date of publication of application : 10.01.1995

(51)Int.Cl.

H03F 1/32

(21)Application number : 05-168454

(71)Applicant : NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing : 15.06.1993


(72)Inventor : KANDA ATSUSHI
IMAI NOBUAKI
NAKAMAE MASARU

(54) DISTORTION COMPENSATING CIRCUIT

(57)Abstract:

PURPOSE: To perform effective distortion compensation over wide frequency bands by reducing difference between both the routes of a distorted signal and a main signal and eliminating a delay line by providing a distortion generator and a variable attenuator at the distorted signal route and providing a variable phase-shifter at the main signal route.

CONSTITUTION: When a signal branched at a brancher 12 is inputted to the gate of an FET 22, the non-linearity of a current change between a drain and a source is made strong in comparison with the change of potential difference between a gate and a source, and a current value is reduced. Therefore, an output signal equipped with a small main signal amplification factor and a sufficiently large distortion component can be provided, and a distortion generator 21 can generate the distortion component which is miniaturized, enlarges the distortion generation amount and widens the frequency band. Further, a variable attenuator 41 is arranged on the rear stage of the distortion generator 21 and a variable phase shifter 31 is arranged on the side of a main signal route 13. Thus, the route difference between both routes 13 and 14 is decreased together with the miniaturization of the distortion generator 21. Therefore, the change of a phase difference amount to different frequencies caused by the route difference is reduced, the control of a transmission line is unnecessary, and distortion compensation is enabled over the wide frequency bands.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-7333

(43) 公開日 平成7年(1995)1月10日

(51) Int.Cl.⁶

H 0 3 F 1/32

識別記号

庁内整理番号

8522-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数 3 F D (全 6 頁)

(21) 出願番号 特願平5-168454

(22) 出願日 平成5年(1993)6月15日

(71) 出願人 000004226

日本電信電話株式会社

東京都千代田区内幸町一丁目1番6号

(72) 発明者 神田 淳

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72) 発明者 今井 伸明

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

(72) 発明者 中前 優

東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内


(74) 代理人 弁理士 長尾 常明

(54) 【発明の名称】 歪補償回路

(57) 【要約】

【目的】 主信号経路と歪信号経路との経路差を小さくして遅延線を不要とし、広い周波数帯域で効果的な歪補償が行われるようにすること。

【構成】 歪信号経路14に歪発生器21と可変減衰器41を設け、主信号経路13に可変位相器31を設けて構成した。



【特許請求の範囲】

【請求項 1】 入力信号を第 1 の経路と第 2 の経路に分配する分配器と、上記第 1 の経路に設けられ上記第 1 の経路の信号に歪を発生させる歪発生器と、上記両経路のいずれか一方に設けられ該一方の経路の信号の振幅を調節する可変減衰器と、上記両経路のいずれか一方に設けられ該一方の経路の信号の位相を調節する可変位相器と、上記両経路の信号を合成して出力する合成器とを備え、上記可変減衰器による信号レベル調節及び上記可変位相器による信号位相調節により上記歪発生器で発生する歪信号が後段の回路内で発生する不要な歪信号を打ち消すようにしたプリディストーション型歪補償回路において、

上記可変減衰器又は上記可変位相器のいずれか一方を上記第 1 の経路の上記歪発生器の前段又は後段に設け、他方を上記歪発生器を備えていない第 2 の経路に設けたことを特徴とする歪補償回路。

【請求項 2】 上記歪発生器をトランジスタ単体で構成したことを特徴とする請求項 1 に記載の歪補償回路。

【請求項 3】 上記可変減衰器をハイブリッド回路の分配端子に可変抵抗を接続した回路で構成し、且つ上記可変位相器をハイブリッド回路の分配端子に可変容量を接続した回路で構成したことを特徴とする請求項 1 又は 2 項に記載の歪補償回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、小型にして広い周波数帯域で歪補償量が大いプリディストーション型歪補償回路に関するものである。

【0002】

【従来の技術】 図 3 は、従来の歪補償回路を備えた高周波増幅回路の一般的構成を示すブロック図である。入力端子 11 より入力した信号は、分配器 12 によって主信号経路 13 と歪信号経路 14 とに分岐される。

【0003】 歪信号経路 14 側の信号は、歪発生器 21 に注入され歪信号を発生させた後、主信号経路 13 との経路差等によって生じる位相ずれが可変遅延伝送路 18 で調節される。

【0004】 一方、歪発生器 21 で発生した歪成分が後段の主増幅器 16 で発生する歪信号と等振幅、逆位相になるように、主信号経路 13 側の信号の位相及びレベルが可変位相器 31 及び可変減衰器 41 によって調節される。

【0005】 そして、合成器 15 で歪信号経路 14 側の信号と主信号経路 13 側の信号とが合成され、主増幅器 16 により増幅された後に出力端子 17 に出力される。

【0006】 このように、プリディストーション型歪補償回路は、主増幅器 16 で発生する歪信号と等振幅、逆位相の歪信号を予め作って注入することで、不要な歪信号を打ち消すものである。

【0007】 図 4 は、このようなプリディストーション型歪補償回路の一部を具体化した報告例 (S.Kumar, "Power Amplifier Linearization Using MMICs," Microwave Journal, April 1992, pp.96-104.) である。

【0008】 ここでは、歪発生器 21 を、電界効果トランジスタ 22 とその出力側のドレイン整合回路 29 で構成することにより回路が小型化されており、電界効果トランジスタ 22 のゲート電圧制御端子 27 に加えるバイアスを増減することで、歪発生レベルを制御している。23、24 は高周波信号阻止用のチョークソレノイド、25、26 はバイパスコンデンサ、28 はドレイン電圧供給端子である。

【0009】 また、可変位相器 31 はハイブリッド回路 32 を備え、その分配端子 322、323 に可変容量コンデンサ 33、34 やインダクタ 35、36 を接続し、電圧制御端子 37 に印加する電圧により移相量を調整するように構成されている。321 はハイブリッド回路 32 の入力端子、324 は同回路 32 のアイソレーション端子である。

【0010】

【発明が解決しようとする課題】 ところが、上記した歪補償回路においては、同一の信号経路に可変位相器と可変減衰器の両方を挿入しているために、主信号経路 13 と歪信号経路 14 との経路差が大きくなり、遅延量補正のための遅延線等を使用した可変遅延伝送路 18 が必要となる。そのため、特に信号が高周波になるとほど可変遅延伝送路 18 の調整が微妙で難しくなり、歪補償可能な周波数帯域が広くとれないという問題点があった。

【0011】 すなわち、従来の回路は、主信号経路 13 に可変位相器 31 と可変減衰器 41 の両者を配置していたため主信号経路 13 と歪信号経路 14 との経路差が大きくなり、これを補償するための可変遅延伝送路 18 が他方の歪信号経路 14 に必要となり、しかも信号が高周波になるほど経路差による遅延量が大きくなるので、補償のための調整が微妙で難しくなり、歪補償可能な周波数帯域を広くとることができないという問題点があった。

【0012】 本発明は、上記した問題点に鑑みてなされたものであって、その目的は、主信号経路と歪信号経路との経路差が小さくなって遅延伝送路が不要となり、広い周波数帯域で効果的な歪補償が行われるようにした歪補償回路を提供することである。

【0013】

【課題を解決するための手段】 この目的を達成するために本発明は、入力信号を第 1 の経路と第 2 の経路に分配する分配器と、上記第 1 の経路に設けられ上記第 1 の経路の信号に歪を発生させる歪発生器と、上記両経路のいずれか一方に設けられ該一方の経路の信号の振幅を調節する可変減衰器と、上記両経路のいずれか一方に設けられ該一方の経路の信号の位相を調節する可変位相器と、

上記両経路の信号を合成して出力する合成器とを備え、上記可変減衰器による信号レベル調節及び上記可変位相器による信号位相調節により上記歪発生器で発生する歪信号が後段の回路内で発生する不要な歪信号を打ち消すようにしたプリディストーション型歪補償回路において、上記可変減衰器又は上記可変位相器のいずれか一方を上記第 1 の経路の上記歪発生器の前段又は後段に設け、他方を上記歪発生器を備えていない第 2 の経路に設けて構成した。

【0014】

【作用】本発明では、歪発生器で発生する歪信号と後段の回路内で発生する不要な歪信号とを打ち消し合うように信号レベルや位相を調節するための可変減衰器と可変位相器とが、第 1 の経路と第 2 の経路に分かれて挿入されるので、当該第 1 の経路と第 2 の経路の経路差が少なくなる。この結果、遅延線等の可変遅延伝送路を設ける必要がなくなり、広い周波数帯域にわたって効果的な歪補償を実現することができる。

【0015】

【実施例】以下、本発明の実施例について説明する。図 1 はその一実施例の高周波増幅回路のブロック図である。前述した図 3、図 4 におけるものと同一のものには同一の符号を付した。

【0016】本実施例では、歪発生器 21 を、電界効果トランジスタ 22 の 1 個のみ、つまり従来回路のドレイン整合回路 29 を削除して構成し、この電界効果トランジスタ 22 に対する動作点として、ドレイン・ソース間電流がほとんど流れないピンチオフ付近までゲート電圧制御端子 27 に印加する電圧を調節してゲート・ソース間電位差を逆バイアスする。

【0017】かかる構成で、分配器 12 により分岐された信号を当該トランジスタ 22 のゲート端子に入力すると、ゲート・ソース間電位差の変化に対してドレイン・ソース間電流変化の非線形性が強く、電流値が少ないので、主信号の増幅度が小さく、歪成分が十分大きな出力信号を得ることができる。従って、歪発生器 21 としては、小型で歪発生量が大きく、広い周波数帯域まで歪成分を発生することができる。

【0018】更に、この実施例では、可変減衰器 41 を歪信号経路 14 側の歪発生器 21 の後段に配置し、可変位相器 31 は主信号経路 13 側に配置している。このように可変減衰器 41 と可変位相器 31 を歪信号経路 14 と主信号経路 13 の各々に配置するので、歪発生器 21 が小型なことから合わせて、主信号経路 13 と歪信号経路 14 との経路差が減少する。

【0019】このため、経路差によって生じていた異なる周波数に対する位相差量の変化が少なくなり、伝送路の調整が不要になる。結果として、広い周波数帯域にわたって歪補償が可能となる。

【0020】従って、本実施例の構成によれば、回路構

成が簡易で歪補償回路全体を小型化することができ、歪補償の周波数帯域を広帯域化することが可能となる。

【0021】なお、この実施例の可変減衰器 41 と可変位相器 31 の配置を互いに入れ換え、又は可変減衰器 41 と歪発生器 21 の配置を入れ換えても、同様に歪補償回路全体の小型化を図ることができ、歪補償の周波数帯域を広帯域化することが可能となる。

【0022】図 2 は別の実施例の高周波増幅回路のブロック図である。ここでは、歪発生器 21 の後段に配置される可変減衰器 41 を、ハイブリッド回路 42 と、そのハイブリッド回路 42 の入力端子 421 に対する分配端子 422、423 に可変抵抗 43、44 を接続しただけの構成とし、そのハイブリッド回路 42 の入力端子 421 を歪発生回路 21 に、またアイソレーション 424 を合成器 15 に接続している。

【0023】また、主信号経路 13 に配置される可変位相器 31 を、ハイブリッド回路 32 と、そのハイブリッド回路 32 の入力端子 321 に対する分配端子 322、323 に可変容量コンデンサ 33、34 を接続しただけの構成としている。

【0024】このため、この図 2 の実施例は、構成が簡易で小型化が可能であり、しかも可変減衰器 41 と可変位相器 31 に同じハイブリッド回路を用いており、歪発生器 21 が小型なことから合わせて、主信号経路 13 と歪信号経路 14 との線路差が小さいので、広い周波数帯域にわたって経路差が少なく、つまり対称性が良く、遅延線等の遅延伝送路が不要となる。

【0025】また、可変減衰器 41 及び可変位相器 31 の周波数特性が、ハイブリッド回路 42、32 と、可変抵抗 43、44、可変容量コンデンサ 33、34 の周波数特性のみで決るので、広帯域で特性を平坦にすることが可能となり、結果として広帯域にわたって大きな歪補償量が得られる。

【0026】

【発明の効果】以上説明したように、本発明によれば、主信号経路と歪信号経路との線路差が少なくなるので、遅延線等の遅延伝送路が必要なくなり、回路構成が簡易となる。よって、歪補償回路全体にわたって小型化が可能となり、広い周波数帯域にわたって大きな歪補償量を得ることができるという優れた利点がある。

【図面の簡単な説明】

【図 1】 本発明の一実施例の歪補償回路を具備する高周波増幅回路のブロック図である。

【図 2】 本発明の別の実施例の同高周波増幅回路のブロック図である。


【図 3】 従来の歪補償回路を具備する高周波増幅回路のブロック図である。

【図 4】 従来の歪補償回路を具備する別の例の高周波増幅回路のブロック図である。

【符号の説明】


11：入力端子、12：分配器、13：主信号経路、14：歪信号経路、15：合成器、16：主増幅器、17：出力端子、18：可変遅延伝送路、21：歪発生器、22：電界効果トランジスタ、23、24：チョークソレノイド、25、26：バイパスコンデンサ、27、28：電圧制御端子、29：ドレイン整合回路、31：可変位相器、32：ハイブリッド回路、321：入

【図1】




力端子、322、323：分配端子、324：アイソレーション端子、33、34：可変容量コンデンサ、35、36：インダクタ、37：電圧制御端子、41：可変減衰器、42：ハイブリッド回路、421：入力端子、422、423：分配端子、424：アイソレーション端子、43、44：可変抵抗。

【図3】



【図 2】



【図4】

